

Systèmes numériques

I/ Les opérateurs séquentiels

II/ Registrés

III/ Les compteurs

IV/ Les mémoires

V/ Introduction au micro-controleur

Chapitre I : les opérateurs séquentiels

I/ Généralités


1.1) Circuits combinatoires

$$S_j = f_j(e_1, \dots, e_i, \dots, e_n) \quad j \in \{1, \dots, m\}$$

n: nb d'entrées


m: nb de sorties

Un circuit combinatoire à n entrées est un système à 2^n états.



1.2) Circuits séquentiels

Dans un circuit séquentiel l'état dépend de l'état des entrées mais aussi de la séquence précédant ces entrées et aussi de l'état initial.



Ces variables internes vont dépendre des sorties précédentes.

Un circuit combinatoire est bouclé.

1.3) Logique séquentielle synchrone et asynchrone



Dans un circuit séquentiel synchrone les sorties changent en fonction d'un signal de synchronisation appelé horloge.

Dans un circuit séquentiel asynchrone l'état des sorties changent uniquement en fonction des entrées et des variables internes. Ces circuits sont moins fiables et plus sensibles aux parasites que les circuits synchrones. Ils sont donc moins utilisés.

II/ des bascules


2.1) Les bascules asynchrones

* Bascule RS




A	B	S
0	0	1
0	1	0
1	0	0
1	1	0

S	R	Q_{t+1}	\bar{Q}_{t+1}	
0	0	Q_t	\bar{Q}_t	mémoire
0	1	0	1	mise à 0
1	0	1	0	mise à 1
1	1	état interdit parce que $Q_t = \bar{Q}_t$		



* Bascule RS



NAND

A	B	S
0	0	1
0	1	1
1	0	1
1	1	0

\bar{S}	\bar{R}	Q_{t+1}	\bar{Q}_{t+1}
0	0	état	interdit
0	1	1	0
1	0	0	1
1	1	Q_t	\bar{Q}_t mémoire


2.2) Les bascules synchrones

Gn a trois types de synchronisation :

- synchronisation sur niveau, le changement d'état se fera en fonction du niveau 0 ou 1 du signal d'horloge
- synchronisation sur fond d'horloge, les bascules changent d'état uniquement sur fond montant ↑ ou descendant ↓ de l'horloge
- synchronisation par impulsion, les bascules changent d'état après deux fonds d'horloge

2.2.1) Synchronisation sur niveau


* Bascule RST




$T=0$, la bascule fonctionne en mémoire

$T=1$, La bascule est une bascule RS.

T	S	R	Q_{t+1}
0	X	X	Q_t
1	0	0	mémoire
1	0	1	0
1	1	0	1
1	1	1	interdit



* Bascule D latch




$H = 0$ mémoire

$H = 1$ $\begin{cases} Q = 1 \text{ (D=1)} \\ Q = 0 \text{ (D=0)} \end{cases}$

D	T	Q
x	0	mémoire
0	1	0
1	1	1


} recopie l'entrée

représentation :




2.2.2) Bascules déclenchées sur front montant ou descendant

* Bascule D latch triggered




front montant


⚠ la seule façon de différencier la bascule D latch de la bascule D latch triggered est le D.




front descendant



ex 2 D Patch triggered ↗





À l'arrêt $D = 1$




C'est un diviseur de fréquence par deux


* Bascule JK

H	J	K	Q_{t+1}
Fout	0	0	Q_t mémoire
"	1	0	1
"	0	1	0
"	1	1	\bar{Q}_t basculement







On peut fabriquer un bascule D avec une JK:
latch triggered



ex 3





Au départ $Q = 1$



Ce circuit divise par 2 la fréquence

ex 4




⚠ Pour Q_2 , on regarde juste avant le front d'horloge

2.2.3) Entrées asynchrones



La plupart des bascules sont également munies d'entrées asynchrones ou de forsgages. Elles ne dépendent pas de l'horloge et sont prioritaires. On a deux commandes :

- la commande de mise à 1 \Rightarrow SET
PRESET
RAU

- la commande de mise à 0 \Rightarrow RESET
CLEAR
RAZ



ex



Chapitre II: les registres

I / Définition

Un registre est un circuit numérique à deux fonctions. Il peut stocker des données et déplacer des données. Un registre de longueur N est constitué de N bascules.

Un registre stocke les données provisoirement en attendant son traitement ultérieur.

II / Fonctions de décalages ou de rotations

⇒ Décalage


→ à gauche



Comme la case 0 est vide on ajoute généralement un 0.



multiplicé par 2

→ à droite



divisé par 2


⇒ Rotation



III / Différents types de registre


3.1) Entrées //, sorties //

ex: 4 éléments binaires




Agis en mémoire tant que P'horloge n'est pas active puis sur front montant copie P'entrée.

3.2) Entrée série, sortie série




Ici le point faible est à gauche donc 1010.
On obtient 0100 donc un décalage vers la gauche.

3.3) Entrée série, sorties //




3.4) Entrées //, sortie série



Ce registre fonctionnera soit en entrées //, soit en décalage.

IV / Registré universel

C'est un registre qui va regrouper les modes de fonctionnement précédent : chargement et lecture //, chargement et lecture série, décalage à droite et à gauche. (ex TD : 74 HC 194)




S_0	S_1	
0	0	stockage des données mémoire
0	1	décalage à droite
1	0	décalage à gauche
1	1	chargement

II/ Compteur à registre à décalage


Certains registres sont passés comme compteurs car ils produisent des séquences d'états spécifiques.

5.1) Compteur de Johnson



$H \uparrow$	Q_0	Q_1	Q_2	Q_3
0	0	0	0	0
1	1	0	0	0
2	1	1	0	0
3	1	1	1	0
4	1	1	1	1
5	0	1	1	1
6	0	0	1	1
7	0	0	0	1


5.2) Compteur en anneau



H/F	Q ₀	Q ₁	Q ₂	Q ₃
0	1	0	0	0
1	0	1	0	0
2	0	0	1	0
3	0	0	0	1
4	1	0	0	0
:				

VI/ Application de registre à décalage

Un registre à entrée série et sortie série peut être utilisé pour créer un retard numérique entre l'entrée et la sortie.



Registre à 8 éléments binaires : $f = 1 \text{ MHz} \Rightarrow p = 1 \mu\text{s}$
 ↳ retard de 8 μs .
 Si 3 bits $\Rightarrow 3 \mu\text{s}$


Chapitre III : les compteurs

Le nb de bascules utilisées et la façon de les interconnecter détermine le nb d'état du compteur. L'état est défini par le nb binaire formé avec l'ensemble des sorties des bascules.

Ils sont classés en deux catégories :


* les compteurs asynchrones ou compteurs à propagation série

⇒ La 1^e bascule est connecté sur l'horloge externe et les autres seront synchronisées sur les bascules précédentes.



* les compteurs synchrones ou parallèles


⇒ Le signal d'horloge est connecté à toutes les bascules et permet de les déclencher toutes en même temps




Pour chacune de ces catégories, les compteurs sont classés selon le type de leurs séquences, le nb d'états et le nb de bascules qu'ils comportent.

I/ Compteurs asynchrones

1.1) Compteur binaire



$(DCBA)_2$




C'est un compteur modulo 16.

retard de propagation

Il existe deux types de retard de propagation

Le temps de propagation c'est le temps entre les 50% de l'entrée et les 50% de la sortie.



H et A,

ex du dessus: Il y aura un retard entre A et B, B et C, C et D. à chaque fois, il faut rajouter le tps de propagation.


On peut voir apparaître des états transitoires.

Ce retard cumulatif est un désavantage majeur car il limite la fréquence de synchronisation de l'horloge et crée des problèmes de décodage. Le retard cumulatif maximal doit toujours être inférieur à la période du signal d'horloge.

ex tps de retards de propagat° de 10 ns
tps de propagat° totale = 40 ns


$$f_{max} = \frac{1}{40 \cdot 10^{-9}} = 25 \text{ MHz}$$

1.2) Compteurs modulo n



1.3) Les circuits intégrés

exemple 74LS93





RD1 et RD2 remise à 0

$$RD1 = RD2 = 1$$


Horloge A : modulo 8

Horloge B : modulo 16



exemple d'application

↳ compteur décimal



B	A
0000	0000
:	:
0001	1001
:	0000
	:


C'est ce qu'on utilise dans les chronomètres avec un compteur modulo 10 et un modulo 6

II / Compteur synchrone

les compteurs synchrones permettent d'une part de déterminer les états transitoires et d'autre part de rendre possible l'exécution d'un cycle quelconque. Même horloge pour toutes les bascules

2.1) Exemple d'un compteur binaire synchrone de 3 bits

Horloge	Q ₂	Q ₁	Q ₀
état initial	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1




2.2) Compteur reversible

C'est un compteur décompteur ($0 \rightarrow 7$ puis $7 \rightarrow 0$)

En comptage ou en décomptage, Q_0 change à chaque front d'horloge.

comp / décomp




$$Q_1: J_1 = K_1 = Q_0 \text{ comp} + \bar{Q}_0 \bar{Q}_1 \text{ décomp}$$

$$Q_2: J_2 = K_2 = Q_0 Q_1 \text{ comp} + \bar{Q}_0 \bar{Q}_1 \bar{Q}_2 \text{ décomp}$$

2.3) Conception de compteur synchrone

2.3.1) Diagramme des états



2.3.2) Table des états suivants

états présents $Q_2\ Q_1\ Q_0$	états suivants $Q_2\ Q_1\ Q_0$
0 0 0	0 0 1
0 0 1	0 1 1
0 1 1	0 1 0
0 1 0	1 1 0
1 1 0	1 1 1
1 1 1	1 0 1
1 0 1	1 0 0
1 0 0	0 0 0

2.3.3) Table de transition des basculeurs

J	K	Q_{t+1}
0	0	Q_t
0	1	0
1	0	1
1	1	$\overline{Q_t}$

$Q_t \rightarrow Q_{t+1}$	J K	indifférent
0 → 0	0 ϕ	↙
0 → 1	1 ϕ	
1 → 0	ϕ 1	
1 → 1	ϕ 0	

2.3.4) Équations Poggiques

J_0	K_0	
$\cancel{Q_2Q_1}$	0	1
00	1 ϕ	
01	0 ϕ	
11	1 ϕ	
10	0 ϕ	

K_0	J_0	
$\cancel{Q_2Q_1}$	0	1
00	ϕ 0	
01	ϕ 1	
11	ϕ 0	
10	ϕ 1	

$$J_0 = Q_2 Q_1 + \bar{Q}_2 \bar{Q}_1 \\ = \overline{Q_2 \oplus Q_1}$$

$$K_0 = \bar{Q}_2 Q_1 + Q_2 \bar{Q}_1 \\ = Q_2 \oplus Q_1$$

J_1	0	1
00	0	1
01	ϕ	ϕ
11	ϕ	ϕ
10	0	0

K_1	0	1
00	ϕ	ϕ
01	0	0
11	0	1
10	ϕ	ϕ

$$J_1 = \bar{Q}_2 Q_0$$


$$K_1 = Q_2 Q_0$$

J_2	0	1
00	0	0
01	1	0
11	∅	∅
10	∅	∅

K_2	0	1
00	∅	∅
01	∅	∅
11	0	0
10	1	0

$$J_2 = Q_1 \bar{Q}_0$$

$$K_2 = \bar{Q}_1 \bar{Q}_0$$



exemple 2 On prend comme contrainte $J = K$




table des états suivants

$Q_3 Q_2$	00	01	11	10
00	0001	1010	∅	∅
01	∅	1001	1011	∅
11	∅	∅	0000	∅
10	∅	0111	1111	∅

$$J_0 = K_0 = \overline{Q_0} + Q_2 Q_3$$

Q₁Q₀	00	01	10	11
00	1	0	∅	∅
01	∅	0	0	∅
11	∅	∅	1	∅
10	∅	0	0	∅

$$J_1 = K_1 = Q_2 \overline{Q_3} + Q_3 \overline{Q_1}$$

Q₁Q₀	00	01	10	11
00	0	0	∅	∅
01	∅	0	0	∅
11	∅	∅	1	∅
10	∅	1	0	∅

$$J_2 = K_2 = Q_0$$

Q₁Q₀	00	01	11	10
00	0	1	∅	∅
01	∅	1	1	∅
11	∅	∅	1	∅
10	∅	1	1	∅


$$J_3 = K_3 = Q_2 + Q_3 \overline{Q_1}$$

Q₁Q₀	00	01	11	10
00	0	0	∅	∅
01	∅	1	1	∅
11	∅	∅	1	∅
10	∅	1	0	∅

III / Compteurs montés en cascade

CVAL = 1 le compteur fonctionne (entrée de validation)


CVAL = 0 le compteur ne fonctionne pas



exemple 2

On conçoit un compteur avec une séquence tronquée

$$\begin{aligned} 2^{16} \text{ sorties (4 compteurs)} &= 65\ 536 \\ \text{modulo } 40\ 000 &\quad \begin{array}{r} -40\ 000 \\ \hline 25\ 536 \end{array} = 63\ CO_{16} \end{aligned}$$




Chapitre IV : des mémoires

I / Généralités et définitions

Un ordinateur a deux caractéristiques essentielles :

- vitesse d'exécution
- capacité de mémoire

1.1) Hiérarchie des mémoires



1.2) Organisation des informations

bits octets (multiple de 8 bits)

mots (multiple d'octets)

↳ adresse

emplacement d'une unité de donnée

↳ capacité mémoire

correspond au nb d'info que peut contenir la mémoire


kilo octets : 1024 octets = 2^{10} octets K_o

méga octets : 2^{20} octets Mo
giga octets : 2^{30} octets Go
tera octets : 2^{40} octets To

512 Mega mots de 16 bits

$2^8 \times 2^{20}$ mots de 16 bits

2^{23} mots de 16 bits



↳ temps d'accès

tps qui s'écoule entre le lancement d'un opérateur d'accès (lecture ou écriture) et son accomplissement

mémoires RAM, ROM, registres ns
et fréquence = $\frac{1}{\text{tps d'accès}}$

↳ bande passante de la mémoire

$$B_p = n \times f$$

nb bit de données

↳ volatilité

caractérise la permanence d'une info de la mémoire.

Une mémoire volatile a besoin d'un apport extérieur pour conserver la mémoire.

→ différents types d'accès mémoire

accès séquentiel \Rightarrow le + lent
(bande magnétique)


accès direct \Rightarrow par @

accès semi-séquentiel \Rightarrow combinaison
des deux accès précédents
(disque magnétiques)

accès par contenu \Rightarrow mémoire
cache

identifié par clé

II/ Mémoire centrale : mémoire à semi-conducteurs




mémoire vive = RAM
Random Access Memory

mémoire morte = ROM
Read Only Memory

III/ des mémoires vives (RAM)

RAM statique et RAM dynamique
(cache) (centrale)

3.1) SRAM




3.2) Mémoire vive dynamique DRAM

stocke données ds condensateur

avantage : simplicité, permet de construire
de gd tableau à cout faible

inconvénient : on doit refraîchir les données
régulièremment



- * rangée niveau haut
transistor conduit
condensateur décharge
- * rangée Ø condensateur
garde sa valeur
(interrupteur ouvert)

IV/ Mémoires mortes


↳ ROM : mémoire programmée par le fournisseur

↳ PROM : programmable qu'une seule fois
par l'utilisateur

↳ EEPROM : mémoire programmable par l'utilisateur


exemple

Brochage et fonctionnement




II/ Extension de la mémoire

5.1) Extension de la longueur du mot




On cherche à obtenir une longueur de 8 bits



5.2) Extension de la capacité de mots

2 mémoires RAM de $1M \times 8$ à obtenir $2M \times 8$ bits de données



Chapitre II : Introduction aux micro-contrôleurs

Utilisé dans l'électroménager, ds l'automobile
informatique industrielle \Rightarrow milieu entre informatique
et électronique.

d'architecture interne de ce micro-contrôleur (68HC11)

- ↳ Unité centrale
- ↳ Mémoire
 - RAM
 - ROM
 - EEPROM
- ↳ Compteur / timer de 16 bits
- ↳ 38 entrées/sorties logiques
- ↳ Une liaison série asynchrone SCI
- ↳ Une liaison série synchrone SPI
- ↳ Un convertisseur analogique/numérique

III Modèle de programmation

1.1) Registres de l'unité centrale

- ↳ 2 accumulateurs A et B de 8 bits construct^{es} logiques et arithmétiques
- ou ↳ 1 accumulateur D = A + B
 - ↳ 16 bits

exemple A B A Accum A + Accum B \Rightarrow Accum A
↳ 2 registres d'index X et Y de 16 bits utilisés comme pointeur
" en adressage indexé

↳ Compteur ordinal : PC
(compteur qui pointe sur chaque instruct^e)

↳ Pointeur de pile : SP
(pointe sur la 1^{re} @ libre de la pile)

Remarque: - interruption matérielle ou logicielle
interruption matérielle \Rightarrow vient d'un périphérique qui demande la main à l'ordi
l'ordi va contrôler si interruption
+ prioritaire
si non traite interruption puis revient au programme initial.

timer programmer en interruption

2 broches externes d'interruption

1.2) des signaux disponibles

↪ les ports et autres sorties (7)

→ ports unidirectionnels

Port B en sortie

Port E en entrée

→ ports bidirectionnels

programmation à l'aide d'un registre DDRW

8 bits

DDRD #42 PD6=PD1=1 11 hexa-décimale

à nous de programmer si Sortie ou Entrée